Дизайнът на чипове е един от приоритетите за развитие на всяка страна и разширяването на китайската индустрия за проектиране на чипове ще помогне за намаляване на зависимостта на моята страна от чуждестранни чипове. В предишни статии редакторът веднъж представи предния и обратния поток на проектирането на чипове и перспективите за проектиране на чипове. В тази статия редакторът ще ви запознае с действителната глава за проектиране на чипове - оптимизацията и реализацията на консумацията на енергия на часовника в дизайна на RFID чипа.
1 Преглед
UHF RFID е UHF радиочестотен идентификационен чип за идентификация. Чипът приема режим на пасивно захранване: след получаване на носещата енергия, RF модулът отпред генерира Vdd захранващ сигнал, за да захрани целия чип за работа. Поради ограниченията на системата за захранване, чипът не може да генерира голямо текущо устройство, така че дизайнът с ниска мощност се превърна в основен пробив в процеса на разработка на чипа. За да накара частта от цифровата верига да произвежда възможно най-малко консумация на енергия, в процеса на проектиране на цифровата логическа схема, в допълнение към опростяването на структурата на системата (прости функции, съдържа само модула за кодиране, модула за декодиране, модула за генериране на произволни числа, часовника , модул за нулиране, блок за управление на паметта Както и цялостният модул за управление), асинхронният дизайн на веригата е приет в дизайна на някои вериги. В този процес видяхме, че тъй като дървото на часовника консумира голяма част от консумацията на енергия на цифровата логика (около 30% или повече), намаляването на консумацията на енергия на часовника също се превърна в намаляване на консумацията на енергия цифрова логика и силата на целия чип на етикета. Важна стъпка за консумация.
2 Състав на мощността на чипа и методи за намаляване на консумацията на енергия
2.1 Съставът на консумацията на енергия
Фигура 1 Състав на консумацията на енергия на чипа
Динамичната консумация на енергия включва главно консумация на енергия на късо съединение и обърнато потребление на енергия, които са основните компоненти на консумацията на енергия на този дизайн. Консумацията на енергия на късо съединение е вътрешната консумация на енергия, която се причинява от моментното късо съединение, причинено от включването на P тръбата и N тръбата в определен момент в устройството. Консумацията на оборотна мощност се причинява от зареждането и разреждането на товарния капацитет на изхода на CMOS устройството. Консумацията на енергия от изтичане включва главно консумация на енергия, причинена от изтичане на подпраг и изтичане на порта.
Днес двата най-важни източника на консумация на енергия са: преобразуване на капацитет и изтичане на подпраг.
2.2 Основни методи за намаляване на консумацията на енергия
Фигура 2 Основни методи за намаляване на консумацията на енергия на чипа
2.2.1 Намалете захранващото напрежение Vdd
Остров на напрежението: Различните модули използват различни напрежения на захранването.
Мащабиране на напрежението на много нива: В един и същ модул има множество източници на напрежение. Превключвайте между тези източници на напрежение според различните приложения.
Динамично мащабиране на честотата на напрежението: Надстроената версия на „регулиране на напрежението на няколко нива“, която динамично регулира напрежението според работната честота на всеки модул.
AdapTIve Voltage Scaling: Надстроена версия на DVFS, която използва схема за обратна връзка, която може да следи поведението на веригата, за да регулира адаптивно напрежението.
Подпрагова схема (дизайнът е по-труден и все още остава в обхвата на академичните изследвания)
2.2.2 Намаляване на честотата f и скоростта на оборот A
Оптимизация на кода (извличане на общи фактори, повторно използване на ресурсите, изолиране на операнди, серийна работа за намаляване на пиковата консумация на енергия и др.)
Затворен часовник
Многочасови стратегии
2.2.3 Намаляване на капацитета на натоварване (CL) и размера на транзистора (Wmos)
Намалете последователните единици
Намаляване на площта и чипа
Надстройка на процеса
2.2.4 Намаляване на тока на утечка Ileak
Контролно прагово напрежение (Threshold Voltage) (прагово напрежение ↑ ток на утечка ↓, ако се използват MTCMOS, VTCMOS, DTCMOS)
Контролирайте напрежението на портата (напрежение на портата) (чрез контролиране на напрежението на порта-източник за контрол на тока на изтичане)
Транзисторен стек (свържете излишните транзистори последователно, увеличете съпротивлението, за да намалите тока на утечка)
Захранване от затворен тип (Захранване или PSO) (когато модулът не работи, изключете захранването, за да намалите ефективно тока на утечка)
3 Оптимизиране на консумацията на енергия от тактово дърво в RFID чип
Когато чипът работи, голяма част от консумацията на енергия се дължи на оборота на тактовата мрежа. Ако тактовата мрежа е голяма, загубата на мощност, причинена от тази част, ще бъде много голяма. Сред много технологии с ниска мощност, затвореният часовник има най-силен ефект на задържане върху консумацията на енергия и вътрешната консумация на енергия. В този дизайн комбинацията от многостепенна технология от затворен часовник и специална стратегия за оптимизиране на дърво на часовника спестяват голяма част от консумацията на енергия. Този проект използва различни оптимизационни стратегии за консумация на енергия в логическия дизайн и изпробва някои методи в синтеза и физическия дизайн. Чрез няколко оптимизации на мощността и повторения в предния и задния край, дизайнът на логическия код и минималната консумация на енергия бяха намерени Интегриран подход.
4.1 Ръчно добавете часовник в RTL етап
Фигура 3 Схема на затворен часовник
модул data_reg (En, Data, clk, out)
вход En, clk;
вход [7: 0] Данни;
изход [7: 0] изход;
винаги @ (posedge clk)
if (En) out = Данни;
endmodule
Целта на този етап е предимно двойна: Първият е да добавите затворен тактови модул, който да контролира скоростта на оборота и да намали динамичното потребление на енергия по-разумно според вероятността от оборот на часовника на всеки модул. Второто е да се създаде максимално тактова мрежа с балансирана структура. Може да се гарантира, че някои тактови буфери могат да бъдат добавени в етапа на синтез на задния край на часовника, за да се намали консумацията на енергия. Устройството ICG (Integrated Gating) в библиотеката на леярската клетка може да се използва директно в действителния дизайн на кода.
4.2 Инструментите във фазата на синтез се вмъкват в интегрираната порта
Фигура 4 Вмъкване на часовник по време на логически синтез
# Задайте опции за управление на часовника, max_fanout по подразбиране е неограничен
set_clock_gating_style -секвенционна_клетка \
-positive_edge_logic {интегриран} \
-control_point преди \
-контролен_сигнал сканиране_активиране
# Създайте по-балансирано дърво на часовника, като вмъкнете „винаги активирани“ ICG
задайте power_cg_all_registers true
задайте true_remove_redundant_clock_gates
read_db design.gtech.db
current_design отгоре
връзка
източник дизайн.cstr.tcl
# Вмъкване на часовник
вмъкване_на_часовник
компилирам
# Генерирайте отчет за вмъкването на часовника
report_clock_gating
Целта на този етап е да се използва интегрираният инструмент (DC) за автоматично поставяне на затворения модул с цел допълнително намаляване на консумацията на енергия.
Трябва да се отбележи, че настройките на параметрите за вмъкване на ICG, като максимален изход (колкото по-голям е изходът, толкова по-спестява енергия, толкова по-балансиран е изходът, толкова по-малък е изкривяването, в зависимост от дизайна, както е показано на фигурата), и настройката на параметъра minimum_bitwidth Освен това е необходимо да се вмъкне нормално отворен ICG за по-сложни структури за управление на портата, за да се направи структурата на тактовата мрежа по-балансирана.
4.3 Оптимизиране на консумацията на енергия на етапа на синтез на дървото на часовника
Фигура 5 Сравнение на две дървесни структури на часовника (а): тип дълбочина на много нива; (б): плосък тип на няколко нива
Първо представете влиянието на изчерпателните параметри на дървото на часовника върху структурата на дървото на часовника:
Наклон: Наклон на часовника, общата цел на дървото на часовника.
Забавяне на вмъкването (латентност): Общото забавяне на пътя на часовника, използвано за ограничаване на увеличаването на броя нива на дървото на часовника.
Max taranstion: Максималното време за преобразуване ограничава броя на буферите, които могат да бъдат управлявани от буфера от първо ниво.
Max Capacitance Max Fanout: Максималният капацитет на натоварване и максималният fanout ограничават броя на буферите, които могат да бъдат задвижвани от буфера на първо ниво.
Крайната цел на синтеза на дърво на часовника в общия дизайн е да се намали изкривяването на часовника. Увеличаването на броя нива и намаляването на всяко ниво на фанати ще инвестира повече буфери и по-точно балансира латентността на всеки път на часовника, за да се получи по-малък изкривяване. Но за дизайн с ниска мощност, особено когато тактовата честота е ниска, изискванията за синхронизация не са много високи, така че се надяваме, че мащабът на дървото на часовника може да бъде намален, за да се намали динамичното превключване на консумация на енергия, причинено от дървото на часовника. Както е показано на фигурата, чрез намаляване на броя нива на дървото на часовника и увеличаване на разклонението, размерът на дървото на часовника може ефективно да бъде намален. Въпреки това, поради намаляването на броя на буферите, дърво на часовника с по-малък брой нива от дървото на часовника на много нива Просто грубо балансирайте латентността на всеки път на часовника и получете по-голямо изкривяване. Вижда се, че с цел намаляване на мащаба на дървото на часовника, синтезът на дърво на часовника с ниска мощност е за сметка на увеличаването на определено изкривяване.
По-специално за този RFID чип ние използваме TSMC 0.18um CMOS LOGIC / MS / RF процес, а тактовата честота е само 1.92M, което е много ниско. По това време, когато часовникът се използва за синтез на дърво на часовника, ниският часовник се използва за намаляване на мащаба на дървото на часовника. Синтезът на дървото на часовника за консумация на енергия определя главно ограниченията на изкривяване, латентност и транзит. Тъй като ограничаването на вентилацията ще увеличи броя на нивата на дървесни часовници и ще увеличи консумацията на енергия, тази стойност не е зададена. Стойността по подразбиране в библиотеката. На практика използвахме 9 различни ограничения на дървесния часовник, а ограниченията и изчерпателните резултати са показани в Таблица 1.
5 Заключение
Както е показано в Таблица 1, общата тенденция е, че колкото по-голям е целевият изкривяване, толкова по-малък е крайният размер на дървото на часовника, толкова по-малък е броят на буферите на дървото на часовника и по-малка е съответната динамична и статична консумация на енергия. Това ще запази дървото на часовника. Целта на консумацията. Вижда се, че когато целевото изкривяване е по-голямо от 10 ns, консумацията на енергия по същество не се променя, но голямата стойност на изкривяване ще доведе до влошаване на времето за задържане и ще увеличи броя на буферите, вмъкнати при поправяне на времето, така че трябва да се направи компромис. От диаграмата Стратегия 5 и Стратегия 6 са предпочитаните решения. В допълнение, когато е избрана оптималната настройка на изкривяване, можете също да видите, че колкото по-голяма е стойността на прехода Max, толкова по-ниска е крайната консумация на енергия. Това може да се разбира като колкото по-дълго е времето за преминаване на тактовия сигнал, толкова по-малка е необходимата енергия. В допълнение, настройката на ограничението на латентността може да бъде увеличена колкото е възможно повече и нейната стойност има малък ефект върху крайния резултат на консумацията на енергия.
Нашата друг продукт:
