Аудио забавянето може да се използва за излъчвания на живо на радиостанции. Той забавя аудио сигнала за определен период от време преди излъчването, за да се избегне разпространението на езика на хоста или някои нездравословни коментари от публиката в горещата линия за аудитория от разпространяващите медии, като по този начин се постига безопасното излъчване на програми на живо. Като оборудване на ниво излъчване, аудио закъснителите имат високи изисквания към показателите за ефективност като динамичен обхват, изкривяване, съотношение сигнал / шум и честотна характеристика, така че обикновено се използват цифрови технологии. Използвайки вградения в компютъра твърд диск с пълна дуплексна звукова карта, мигането на аудио сигнала може да бъде реализирано чрез софтуер, но е неудобно да се използва и работи, надеждността е лоша, а производителността и цената са относително ниски. Цифровият аудио закъснител с излъчен клас, базиран на високопрецизен Σ-ΔADC и DSP чип, предложен в тази статия, има характеристиките на индекс на висока производителност, лесна работа и пълни функции. Схемата за проектиране е комерсиализирана.
1 Структура на системата
1.1 Конфигурация на системата
Забавящият хардуер е главно-подчинена структура, както е показано на Фигура 1, която се състои главно от едноспален М предавател 8HC05C8, DSP чип MTS320C32 и аудио кодек CS4224. M68HC05C8 се използва като хост на цялата система за завършване на контролната функция на системата. Като ядро на системата, TMS320C32 изпълнява функцията за забавяне на аудио сигнала. CS4224 и аудио входна и изходна схема за кондициониране работят заедно, за да завършат A / D и D / A преобразуването на аудио сигнали.
Аудио забавянето може да се използва за излъчвания на живо на радиостанции. Той забавя аудио сигнала за определен период от време преди излъчването, за да се избегне разпространението на езика на хоста или някои нездравословни коментари от публиката в горещата линия за аудитория от разпространяващите медии, като по този начин се постига безопасното излъчване на програми на живо. Като оборудване на ниво излъчване, аудио закъснителите имат високи изисквания към показателите за ефективност като динамичен обхват, изкривяване, съотношение сигнал / шум и честотна характеристика, така че обикновено се използват цифрови технологии. Използвайки вградения в компютъра твърд диск с пълна дуплексна звукова карта, мигането на аудио сигнала може да бъде реализирано чрез софтуер, но е неудобно да се използва и работи, надеждността е лоша, а производителността и цената са относително ниски. Цифровият аудио закъснител с излъчен клас, базиран на високопрецизен Σ-ΔADC и DSP чип, предложен в тази статия, има характеристиките на индекс на висока производителност, лесна работа и пълни функции. Схемата за проектиране е комерсиализирана.
1 Структура на системата
1.1 Конфигурация на системата
Забавящият хардуер е главно-подчинена структура, както е показано на Фигура 1, която се състои главно от едноспален М предавател 8HC05C8, DSP чип MTS320C32 и аудио кодек CS4224. M68HC05C8 се използва като хост на цялата система за завършване на контролната функция на системата. Като ядро на системата, TMS320C32 изпълнява функцията за забавяне на аудио сигнала. CS4224 и аудио входна и изходна схема за кондициониране работят заедно, за да завършат A / D и D / A преобразуването на аудио сигнали.
CS4224 е високопроизводителен 24-битов аудио кодек. Той използва Σ-Δ технология за осигуряване на пълен дуплекс стерео цифрово / аналогово и аналогово / цифрово преобразуване, с динамичен диапазон от 105dB, хармонично изкривяване и работа от -97dB, а честотата на вземане на проби от 32kHz, 44.1kHz и 48kHz не са задължителни. Чипът приема диференциални входни и изходни данни, с чип-анти-плъзгащ филтър, изходен изглаждащ филтър и цифрова верига за филтриране на акценти, с аналогов контрол на силата на звука, поддържащ главен или подчинен режим на работа.
TMS320C32 е евтин, високопроизводителен DSP чип с плаваща запетая, много подходящ за обработка на гласов цифров сигнал. Той поддържа 24-битова адресна шина и 32-битова шина за данни и може да адресира паметта с голям капацитет, необходима на забавящия. Той също има сериен интерфейс за улесняване на интерфейса CS4224 със сериен вход и изход за аудио данни.
M68HC05C8 реализира интерфейс човек-машина, управлява дисплея на клавиатурата и интерфейса за дистанционно управление със забавяне и контролира работата на CS4224 и TMS320C32.
1.2 Интерфейс на паметта
TMS320C32 има подобрен интерфейс за външна памет, паметта на програмата може да бъде 16-битова и 32-битова, а паметта за данни може да бъде 8/16/32-битова. TMS320C32 използва два набора строб сигнали STRB1 и STRB0, които имат различни обхвати на адресиране. Всяка група строб сигнали се състои от четири щифта, които се използват за избор на чипове и допълнителни адресни линии. Характеристиките на щифтовете се определят от контролния регистър на шината, съответстващ на всяка група строб сигнали. Чрез задаване на определени полета от контролния регистър на шината можете да посочите типа данни и ширината на външната памет.
Закъснението използва два комплекта памет с различна ширина. SRAM съхранява аудио данни. Задайте ширината на паметта на 32 бита и типа данни на 32 бита. Тъй като аудио кодекът CS4224 е 24 бита, той всъщност използва 24 бита и се състои от три 8-битови SRAM, всеки с избор на чип STRB0_B0 ~ 2. FLASH чип 28F512 съхранява потребителска програма за обработка на аудио сигнал, ширината на паметта е 8 бита и се използва ATRB1_B0 избор на чип.
Интерфейсът на паметта отчита главно скоростта на паметта, за да определи колко състояния на изчакване трябва да бъдат вмъкнати. Тъй като тактовата честота на TMS320C32 е 40MHz, а скоростта на достъп на FLASH паметта е 150ns, а скоростта на достъп на SRAM е 70ns, трябва да се въведе състояние на изчакване. TMS320C32 има вътрешен програмируем софтуерен генератор на състояние на изчакване, избира режима на работа на генератора на състоянието на изчакване през SWW домейна на контролния регистър STRBx и записва броя на машинните цикли за изчакване в домейна WTCNT. Тъй като програмната памет и съхранението на данни са съответно стробирани от STRB1 и STRB0, необходимият брой машинни цикли може да бъде настроен според съответните им скорости на достъп.
TMS320C32 има функция за програмиране. Когато хардуерът се нулира, щифтът MCBL / MP е висок, след това работи в микрокомпютърен режим, изпълнява вградената програма за зареждане и зарежда потребителската програма в паметта FLASH във вътрешната високоскоростна RAM, за да работи. Режимът на зареждане може да се определи чрез щифт INT0 ～ 3, адресът за зареждане на външната памет се избира като зона Boot3 според режима на свързване на паметта и не се използва сигнал за ръкостискане. Предният край на паметта FLASH е заглавката на програмата, включително необходимата информация за TMS320C32 при зареждане, като например ширината на външната памет, съдържанието на контролния регистър на шината след зареждането, дължината на всеки блок данни, ширината на целевата памет и типа на данните.
Нашата друг продукт:
